5月25日，在2026国际电路与系统研讨会上，华为公司董事、半导体业务部总裁何庭波正式发表“韬（τ）定律”。这是中国在全球半导体领域首次提出指导产业发展的新原则。

“韬定律”是什么原理？它为什么有望突破摩尔定律所面临的难题？会给华为和芯片行业带来哪些影响？红星新闻记者采访了多位业内人士。

▲何庭波

“韬定律”的核心是啥？

以“时间缩微”替代“几何缩微”

电子创新网创始人兼CEO张国斌，同时担任多家半导体品牌战略顾问。

张国斌介绍，正如何庭波论文中提到，摩尔定律提出61年了，60多年来半导体行业一直以纳米（nm）为单位衡量进展。每18个月，晶体管缩小，频率上升，每个逻辑门的成本下降。摩尔定律既是一种经验观察，又有助于建立一个行业契约，摩尔定律的几何缩放驱动了半导体行业的进步。但是摩尔定律发展到现在，尤其是进入到5nm、3nm节点以后，这个法则已不再成立，纯粹的尺寸缩小带来的回报已趋于平缓，领先节点的芯片设计预算已超过每颗十亿美元，最先进节点上每个晶体管成本也难以下降了。所以，韬定律的提出就是要改变推动半导体产业发展的度量标准，从以半导体晶体管线宽改变为以优化特征时间常数τ为目标，在工程实现上以逻辑折叠为原则，通过芯片架构创新、3D堆叠、软硬件协同以及系统级协同优化等手段，来实现芯片单位晶体管密度的等效提升。韬（τ）定律的核心是以“时间缩微”替代“几何缩微”。这样即便在成熟制程下也可以实现高级工艺的同等性能。

华泰证券全球科技战略首席分析师黄乐平告诉红星新闻记者，“韬定律”本质为STCO方法论的演进，展现了深厚的系统架构定义能力。随着摩尔定律放缓，单纯靠缩小电晶体体积来提升性能的经济效益已降低。STCO是一种新一代的设计方法学，通过为每种功能单元匹配最合适的制造工艺和互连技术，以实现系统全局最优。“韬定律”的本质是方法论的进一步演进，其提出的器件、电路、芯片、系统四个维度的优化理念，与当前全球芯片巨头（如英伟达、台积电、苹果）在高级系统级协同设计上的探索不谋而合，其差异在于华为提供一种在特定物理限制下、以架构创新弥补先进制程空窗期的差异化实现手段。

▲“韬（τ）定律” 图据视觉中国

相对摩尔定律有何突破？

不再只盯着单一芯片内部的微缩

从集成单元之间的连接入手去优化

所谓摩尔定律是戈登·摩尔1965年观测发现的。集成电路上晶体管数量约每18～24个月翻一倍，成本和性能同步改善。但是现在靠不断把晶体管做小来提升芯片性能这条路，正同时撞上物理极限和经济极限，难以再按原速延续。

芯片行业从业者罗彤解释，过去在摩尔定律指引下，芯片行业的发展逻辑非常明确——把晶体管的尺寸不断缩小，让单位面积内能容纳更多晶体管，从而缩短信号在晶体管之间的传输时间，提升整体性能。而华为提出的“韬定律”，则提供了一个新的视角：它不再只盯着单一芯片内部的微缩，而是从系统层面去思考，关注每个计算单元与外部的连接方式，因为互连效率对计算延迟有很大影响。

“如果单颗芯片的性能不足以满足需求，那就把多颗芯片封装在一起，从集成单元之间的连接入手去优化。目前，不少企业也都在尝试类似技术路线。”罗彤解释。

罗彤表示，芯片从设计到制造的周期通常在一到两年，而系统整合与验证往往需要三到五年。因此，从产品角度看，这种系统化路径的实际价值，预计在三到五年内就会得到充分验证。

张国斌提出，如果以送快递到达用户来比喻芯片内的信息传递，摩尔定律的做法是多建仓库，就是增加更多晶体管，在城市里不断新建分拨中心；多招快递员，就是设置更多计算单元，提升并行处理能力；此外，设置更多分拣线，就是提升并行处理能力，处理更多订单。但是这个做法到一定程度之后就难以体现出效率了，比如城市变复杂、路更堵以及管理成本爆炸。这就对应了芯片的互连复杂，带宽瓶颈和功耗提升。

“‘韬定律’是通过时间缩微，就好比优化快递员的配送时间来完成目标。”张国斌说，“韬定律”提出的是不再盲目扩张，而是问一个更本质的问题，为什么包裹送得慢？它提出的解决方案是，减少运输距离，缩短互连；不再跨城调货建立“社区前置仓”，通过数据本地化（locality）近存计算、3D集成；让快递员少跑路，减少中转次数，减少逻辑层级。通过更短的数据路径、更扁平的数据流减少等待时间。

“这就好比不再让100个订单派100辆车，而是10辆车连续跑10趟，把活干完。一句话就是：摩尔定律是在‘增加运力’，而‘韬定律’是在‘消灭无效时间’；前者解决的是‘做不完’，后者解决的是‘为什么做这么慢’。”

未来有何影响？

将为国产算力芯片提供一条

不依赖EUV的性能提升路径

谈到“韬定律”将带来的影响，黄乐平表示，受EUV进口限制，当前国产算力芯片的工艺制程停留在5nm-7nm之间，和全球最先进的2nm芯片相比落后5年以上（参照台积电量产时间表）。“韬定律”若能顺利落地，将为国产算力芯片提供一条不依赖EUV的性能提升路径，有望提升国产AI芯片的性能。由于其核心技术“逻辑折叠”与3D堆叠大幅推升了工艺复杂度，行业技术重心正加速向超越摩尔的框架迁移，从而在底层逻辑上开辟出一条不依赖传统微缩路线的升级路线。

张国斌解释，“韬定律”的落地可降低创新门槛，不依赖EUV光刻机，通过架构创新即可实现性能提升，让更多企业参与高端芯片设计。华为过去六年基于该定律已成功设计并量产381款芯片，覆盖移动、AI、汽车、基础设施等领域。其中，麒麟2026芯片采用双层逻辑折叠，在制程不变的前提下晶体管密度提升53.5%，能效改善41%，SRAM工作频率提升超40%。

▲2026年5月23日，安徽合肥，观众在2026中国（合肥）国际半导体与集成电路产业展览会上参观 图据视觉中国

张国斌说，其对下游AI产业链的影响在于，大型AI集群超过80%的能耗用于数据传输，超过70%的成本投入在存储设备上。“韬定律”通过压缩芯片间、机柜间和封装内部的数据传输时间，直接解决AI系统的核心瓶颈。华为自研的灵衢总线等系统互联协议，与CPO（共封装光学）、硅光互联的产业化方向高度重合，推动AI基础设施升级。

在终端应用与产业安全方面，张国斌表示，使7nm芯片性能对标3nm，成本仅为其一半以下，可实现高端芯片自主可控，保障AI、机器人、自动驾驶等前沿产业的供应链安全。预计2031年，基于“韬定律”的高端芯片晶体管密度将达到1.4nm制程同等水平，为AI硬件集成度在2035年前增长超100倍提供路径。

张国斌还提到，“韬定律”将行业这些年的集体探索，如英伟达的NVLink、台积电的CoWoS、AMD的Chiplet等）纳入统一的“时间常数τ”坐标系，让工艺专家、电路设计师、架构师、系统工程师首次能用同一套语言对话。这意味着封装厂、内存厂、互连协议定义者、系统架构师都能参与前沿竞争，打破先进制程对产业话语权的垄断。“韬定律”的核心价值在于为后摩尔时代提供了一条不依赖极致制程的可持续演进路线，通过“时间缩微”和“逻辑折叠”实现换道超车，既破解了当前的技术封锁困局，也为AI时代的大规模算力需求提供了更经济、更可控的解决方案。

红星新闻首席记者 吴阳

编辑 杨珒 审核 任志江